국내 공개측허공모 세2002-90452호(2002.12.05) 1무.

목 2002-0090452

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. CI. ... HOIL 27/10 (11) 공개번호 특2002-0090452 (43) 공개일자 2002년12월05일

(21) 출원번호	10-2001-0029008
(22) 출원일자	2001년 05월 25일
(71) 출원인	삼성전자 주식회사
	경기 수원사 팔달구 때탄3등 418반지
(72) 발명자	주재현
	서울폭발시 강남구 대치2등 은미아피트 30동 801호
	김완돈
	경기도 용민시 수지음 중덕천리 주공미파트 102동 1004호
	이주원
	경가도 수원시 팔달구 인계동 158-30 선경2차이파트 201동 5 05호
(74) 대리인	이영필, 정상반
ANN : 있을	

(54) 번도제 메모리 소자 및 그 제조방법

马马

본 발명은 스토리지 노도 전국간의 간격을 흥이면서도, 인접 스토리지 노도 전국과의 간섭을 줄일 수 있으며, 어스펙트비를 감소시키면서도, 충분한 케패시터를 확보할 수 있는 반도체 메모리 소자 및 그 제조 방법을 개시한다. 개시된 본 발명의 메모리 소자는, 반도체 메모리 소자는 도전 영역을 갖는 반도체 기관과, 반도체 기판 상부에 도전 영역과 콘택되는 수개의 스토리지 노드 콘택을 갖는 충간 점연막을 포함한다. 이러한 홍간 접연막 상부에는 스토리지 노드 콘택과 각각 콘택되는 콘케이브 형태의 스토리지 노드 전국이 형성된다. 이때, 스토리지 노드 전국이 형성된다. 이때, 스토리지 노드 전국의 성단로 감수록, 그 적경이 점점 중대되는 최소 개리(사)에서 제 1 길이(X)을 뺀 정도의 간격을 유지하고, 각각의 스토리지 노드 전국의 높이는, 정하여진 높이보다 제 1 길이를 2분한 값 정도 낮다.

QHS.

*53*3

4601

스토리지 노드 전국, 크로스링크

HARE

도면의 강단함 설망

- 도 1은 일반적인 콘케이브 형태의 스토리지 노트 전국을 갖는 반도체 메모리 소지의 단면도이다.
- 도 2는 본 발명의 실시에 1에 따른 반도체 메모리 소자의 단면도이다.
- 도 36는 스토리지 노트 전략 셑을 나타낸 평면도이다.
- 도 36는 본 발명의 실시에 1에 따른 스토리지 노드 전국을 점개시킨 전개도이다.
- 도 4는 스토리지 노트 전국의 높이 감소분에 대한 표면적을 나타낸 그래프이다.
- 도 5c 대자 도 5c는 본 발명의 실시에 1에 따른 반도체 메모리 소자의 제조방법을 실명하기 위한 각 광정 별 단면도이다.
- 도 6은 본 발명의 실시에 2를 설명하기 위한 반도체 메모리 소자의 단면도이다.
- 도 7a 내지 도 7d는 본 발명의 실시에 2에 따른 반도체 메모리 소자의 제조방법을 설명하기 위한 각 공정 별 단면도이다.
- 도 8a는 희생막의 클라즈마 증착 파워에 대한 희생막의 습식 식각물을 나타낸 그래프이다.
- 도 85는 희생막의 중착 온도에 대한 희생막의 습식 식각물을 나타낸 그래프이다.

15-1

BEST AVAILABLE COPY

특2002-0090452

도 8c는 희생막을 구성하는 실린(SILC) 가스에 대한 출산(NO) 가스의 비율에 대한 희생막의 습식 식각홍 옵 나타낸 그래프이다.

도 8d는 회생약을 구성하는 반도체 장비의 사원 해도와 기판간의 거리에 따른 희생약의 습석 식각혈을 나타낸 그래프이다.

도 86는 희생막의 중착 압력에 대한 희생막의 습식 식각률을 나타낸 그래프이다.

(도면의 주요 부분에 대한 부호의 설명)

26, 30 - 스토리지 노드 전국

발명의 상세로 설명

增男의 母母

型图이 夸萨는 기술보야 및 그 보아의 중**리**기술

본 발명은 반도체 메모리 소자 및 그 제조방법에 관한 것으로, 보다 구체적으로는, 반도체 메모리 소자라 스토리지 노드 전국 및 그 제조방법에 관한 것이다.

반도체 소자가 고집적화됨에 따라 단위 설이 차자하는 면적이 감소하고 있다. 한편, 디램의 구동 능력은 케페시터의 케페시턴스에 의해 결정되므로, 케페시턴가 차자하는 면적의 감소에도 불구하고 케페시턴스를 증가시키기 위한 다양한 노력이 계속되고 있다. 이러한 노력의 입환으로, 케페시턴의 스토리자 노드 전국 의 유효 면격을 증가시키기 위해, 콘케이브형(concave type), 실린더형(cylinder type), 편형(fin type) 또는 박소형(box type)과 같이 업체적으로 스토리지 노드 전국을 형성하고 있다. 그중, 콘케이브형 스토 리지 노드 전국은 평탄화가 용이하며, 얼라인(aligh) 불량으로 인한 산화등의 문제가 적게 발생되어, 현 재 고집적 메모리 소자에 자주 미용된다.

여기서, 일반적인 콘케이브형 스토리자 노드 전국을 갖는 반도체 메모리 소자에 대하며, 도 1을 참조하며 설명한다.

도 1에 도시된 바와 같이, 모스 트랜지스터와 같은 회로 소자(도시되지 않음)가 구비된 반도체 기판(10) 상부에 총간 접면막(12)이 형성된다. 총간 접면막(12) 내부에는 스토리지 노드 판택(14)이 형성된다. 총간 접면막(12) 내부에는 스토리지 노드 판택(14)은 알려진 바와 같아, 선택된 모스 트랜지스터의 소오스 영역(도시되지 않음)과 이후 형성될 스토리지 노드 전국을 면결시킨다. 스토리지 노드 본택(14) 및 총간 접면막(12) 상부의 소정부분에는 김 형태의 콘케이브 스토리지 노드 전국(16)이 형성된다. 이 콘케이브 형태의 스토리지 노드 전국(16)은 다음과 같은 방법으로 형성된다. 먼저, 스토리지 노드 콘택(14)를 포함하고 있는 총간 접면막(12) 상부에 소정 두메의 희생 산화막(도시되지 않음)을 증확한다. 다음, 스토리지 노드 콘택(14)이 보충되도록, 회생막을 패턴당하여, 개구를 형성한다. 그후, 노물된 스토리지 노드 콘택(14)의 콘택되도록 회생막 상부에 도전송(도시되지 않음) 및 노드 분리용 절면막(도시되지 않음)을 형성한다음, 희생막 표면이 노출되도록, 조전송 및 노드 분리용 절면막을 화학적 기계적 먼마(라빠)로 환경하다라, 희생막 표면이 노출되도록, 도전송 및 노드 분리용 절면막 및 회생막을 공지의 방식으로 재거합으로써, 콘케이브 형태의 스토리지 노드 전국(16)이 형성된다.

그러나, 현재의 반도체 메모리 소자의 집적도가 증가됨에 따라, 배선의 피치(pitch) 사이즈 및 스토리지 노드 전국(16) 사이의 거리(8)는 집적도를 감안하여 감소되어야 하는 한편, 스토리지 노드 전국의 높이는 높은 캐페시턴스를 얻기 위하여 상대적으로 증가시켜야 한다. 이때, 스토리지 노드 전국의 높이를 증대시 키게 되면, 머스펙트비(aspect ratio)가 증대되어 유전체막 및 상부 전국을 증착하기 어렵고, 스토리지 노드·전국의 높이를 중래와 같이 유지하게 되면, 원하는 캐패시턴스를 얻기 어렵다.

또한, 배선 피치를 김안하며, 스토리지 노트 전국(16)간의 거리(0)를 감소시키면, 크로스링크(cross-link)와 같이 인접 스토리지 노트 전국과 간섭 현상이 발생된다.

黑智이 이루고자 하는 기술적 과제

따라서, 본 발명이 이투고자 하는 기술적 과제는, 스토리지 노드 전국간의 간격을 불이면서도, 인접 스토리지 노드 전국과의 간섭을 줄일 수 있는 반도체 메모리 소자를 제공하는 것이다.

또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 어스펙트비를 감소시키면서도, 충분한 개폐시터를 확보할 수 있는 반도체 메모리 소자를 제공하는 것이다.

또한, 본 발명이 이부고자 하는 또 다른 기술적 과제는 상기한 반도체 메모리 소지의 제조방법을 제공하는 것이다.

발명의 구성 및 작용

본 발명의 목적과 더불어 그의 다른 목적 및 선규한 목장은, 본 명세처의 기재 및 첨부 도면에 의하여 명 료해질것이다.

본원에서 개시된 발명증, 대표적 특징의 개요를 간단하게 설명하면 다음과 같다. 먼저, 본 발명의 일 견 지에 따른 반도체 메모리 소자는, 도전 영역을 갖는 반도체 기판과, 반도체 기판의 도전 영역과 콘택되는 수개의 소토리지 노드 콘택을 갖는 총간 절면막을 포함한다. 총간 절연막 상부에는 스토리지 노드 콘택과 각각 콘택되도록 콘케이브 형태의 스토리지 노드 전국이 형성된다. 여기서, 인접하는 스토리지 노드 전국 의 간격은, 크로스링크를 유발하지 않는 최소 거리(N)에서 제 1 같이(X)를 뺀 정도의 간격을 유지하고,

暑 2002-0090452

상기 각각의 스토리지 노드 전국의 높이는, 정하여진 높이보다 제 1 같이를 2분한 값 정도 낮다.

또한, 본 발명의 일 견지에 따른 다른 실시에에 의한, 본 발명의 반도체 메모리 소자는 도전 영역을 갖는 반도체 기관과, 반도체 기판 상부에 도전 영역과 콘택되는 수개의 스토리지 노트 콘택을 갖는 총간 접연 막을 포함한다. 이러한 총간 절연막 상부에는 스토리지 노트 콘택과 각각 콘택되는 콘케이브 형태의 스토 리지 노트 전국이 형성된다. 이때, 스토리지 노트 전국은 상부로 발수복, 그 작중이 최정 중대되는 역 뿐대 형상을 갖고, 상기 인접하는 스토리지 노트 전국의 최단 간격은, 크로스링크를 유발하지 않는 최소 거리(N)에서 제 1 길이(X)를 뺀 정도의 간격을 유지하고, 각각의 스토리지 노트 전국의 높이는, 정하여진 높이보다 제 1 길이를 2분한 값 정도 낮다.

또한, 본, 발명의 다른 건지에 따른 반도체 메모리 소자의 제조방법은 다음과 않다. 먼저, 반도체 기판상에 스토리지 노드 콘택을 갖는 흥간 절면막을 형성하고, 총간 절면막 상부에 회생막을 형성한다. 그다음, 스토리지 노드 콘택이 노출되도록 회생막을 삭각하여, 개구를 형성한다음, 개구 내부 및 희생막 표면에 도전총을 형성한다. 이머서, 도전총을 희생막 표면에 노출되도록 화학적 기계적 연이한다음, 도전총을 소쟁 같이만큼 식각하며 스토리지 노드 전국을 형성한다. 이때, 개구 사이의 그로스를 함성한다. 이때, 가구 사이의 그로스를 함성하는 가를 함성되지 않는 최소 거리에서 제 1 같이(X)만큼 빨정도의 간격을 유지하도록 개구를 형성하고, 도전총을 소정 같이만큼 식각하는 단계에서, 도전총을 제 1 같이를 2분한 값 정도 만큼 식각한다.

또한, 본 발명의 다른 견지의 다른 실시에에 의한 반도체 메모리 소자의 제조방법은, 반도체 기관상에 스토리지 노드 콘택을 갖는 총간 접연막을 형성하고, 총간 접연막 상부에 습식 식각들이 상이한 제 1 및 제 2 회생막을 순차적으로 형성한다. 그후, 스토리지 노드 콘택이 노출되도록 제 1 및 제 2 회생막을 비통방성 식각하여, 상부로 알수록 작경이 넓어지는 제 2 개구급 형성한다. 다음, 제 2 개구 내부 및 회생막 표면에 도전총을 형성한다음. 도전총을 최생막 표면이 노출되도록 화학적 기계적 연마한다. 이어서, 도전총을 소청 길이만큼 식각하여 스토리지 노드 전국을 형성한다. 제 2 개구간의 최단 간격은, 스토리지 노드 전국 사이에 크로스링크가 발생되지 않는 최소 거리에서 제 1 길이(X)만큼 뻔 정도의 간격을 유지함이 비림적하고, 도전총을 소청 길이만큼 식각하는 단계에서, 도전총을 제 1 길이를 2분한 값 정도 만큼 식각한다.

이하, 첨부한 도면에 의거하여, 본 발명의 바람직한 실시예를 설명하도록 한다.

여기서, 본 발명의 실시예름은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상 숨하는 설시예름로 인해 한정되어지는 것으로 해석되어지서는 안된다. 본 발명의 실시예름은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동합 한 부호로 표시된 요소는 동일한 요소을 의미한다. 또한, 어떤 총이 다른 총 또는 반도체 기관의 '상'에 있다라고 기재되는 경우에, 어떤 총은 상기 다른 총 또는 반도체 기관에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제 3의 총이 개재되어질 수 있다.

(실시에 1)

첨부한 도면 도 2는 본 발명의 실시에 1에 따른 반도체 메모리 소자의 단면도이고, 도 3a는 스토리지 노 드 전국 셀을 나타낸 평면도이고, 도 3b는 본 발명의 실시에 1에 따른 스토리지 노드 전국을 절개시킨 전 개도이다. 또한, 도 4는 스토리지 노드 전국의 높이 감소분에 따른 표면적을 나타낸 그래프이다. 도 5a 내지 도 5e는 본 발명의 실시에 1에 따른 반도체 메모리 소자의 제조방법을 설명하기 위한 각 공정별 단 면도이다.

먼저, 도 2를 참조하면, 게이트, 소오스 및 드레인으로 구성된 모스 트랜저스터(도시되지 않음) 및 그 밖의 회로 소자(도시되지 않음)가 구비된 반도해 기판(20) 상부에 출간 절면막(22)이 형성된다. 총간 절면막(22) 내부에, 모스 트랜지스터의 소오스(도시되지 않음)와 콘택된는 스토리지 노드 콘택(24) 및 출간 절면막(22)의 소정 부분 스토리지 노드 콘택(24) 및 출간 절면막(22)의 소정 부분 스토리지 노드 콘택(24) 및 출간 절면막(22)의 소정 부분 스토리지 노드 콘팩(26)의 형성된다. 이 스토리지 노드 콘팩(26)은 콘케이브 형태로 형성된다. 이때, 스토리지 노드 콘팩(26)은 인험하는 스토리지 노드 콘팩(26)과의 간격이 크로스링크를 유발하지 않는 최소 범위(N) 보다 소정 길이(X, 이하, 제 1 길이라 용항) 만큼 즐게 형성된다. 그 대신, 스토리지 노드 콘팩(26)의 높이는 일반적으로 정해진 높이, 즉, 배선 피치와 관련되어 최소한의 캐피시턴스를 확보함 수 있는 높이(H) 보다 제 1 길이의 2분의 1만금(X/2, 이하 제 2 길이)만큼 낮게 형성한다.

이때, 스토리지 노드 전국(26) 사이의 안격읍 감소시키는 매신, 스토리지 노드 전국(26)의 높이를 스토리 지 노드 전국(26)간의 거리 감소분(X)의 2분의 1만큼을 감소시키면, 스토리지 노드 전국(26)간의 실결적 인 간격은 크로스링크가 유럽되지 않는 최소 거리(N)가 된다. 그러므로, 스토리지 노드 전국(26) 사이의 간격에 감소되더라도, 크로스링크가 탐생되지 않는 최소 거리(N)가 계속 유지되므로, 크로스링크가 탐생 되지 않는다.

또한, 스토리지 노드 전국(26)의 높이가 감소되더라도, 스토리지 노드 전국(26) 사이의 간격이 감소되므로, 사심상 스토리지 노트 전국(26)의 표면적은 중대된다.

미를 도 36 및 도 86를 통하여 자세히 설명하면 다음과 같다. 우선, 도 36에는 스토리자 노드 전국 설을 나타낸다. 여기서, 스토리지 노드 전국 셀은 실질적인 스토리자 노드 전국(S)과, 스토리지 노드 전국(S) 과 인접 스토리자 노드 전국(도시되지, 않음)간을 철연시키기 위한 절면 영역(I)의 일부를 포함하게 된다. 여기서, 본 발명의 메모리 소자가 0.10㎞급 다럼 소자일 경우, 스토리지 노드 전국 셀의 가로 길이는 약 2000 A미고, 세로 길이는 4000 A이다. 한편, 크로스링크를 방지할 수 있는 점연 영역(I)의 최소 가로 길이는 700 A미고, 최소 세로 길이는 1200 A이다. 이러한 경우, 스토리지 노드 전국(26, 도 2 참조)의 높이 를 감소시키지 않았을 때의 스토리지 노드 전국의 표면적은 다음과 같다. 이때, A 단위는 생략하기로 한다.

星2002-0090452

[(2000-700)+(4000-1200)*2*H]+(2000-700)*(4000-1200)

한면, 본 실시예와 같이, 한집하는 스토리자 노드 전국(26)의 거리를 제 1 길이(X)만큼 감소시키고, 높이 를 제 2 길이(X/2)만큼 감소시켰을 때, 스토리지 노드 전국의 표면적은 다음과 같다.

[(2000-700-3)+(4000-1200+3)*2*(77-372)]+(2000-700+3)*(4000-1200+3)

상기 식 1과 식 2를 비교하여 살펴보면, 비록 높이는 X/2만큼 감소하였더라도, 전체적인 표면적 면에서는 각 면마다 X만큼 푹이 증대되므로, 실질적인 표면적은 종래보다 훨씬 중대된다.

이러한 결과에 따라, 스토리지 노드 전국의 정하여진 높이(H)를 변경시켰을 때, 제 1 립이(X)에 대한 스토리지 노드 전국의 표면적을 나타낸 그래프가 도 4에 도시되었다. 도 4에 의하면, 스토리지 노드 전국의 정하여진 높이(H))를 8000Å, 9000Å, 10000Å, 11000Å 및 12000Å으로 각각 변화시켰을 때, 모두 제 1 립이(X)가 중대될수록 표면적이 중대되었다.

또한, 상출한 반도체 메모리 소자의 스토리지 노드 전국의 제조방법을 또 5a 내지 도 5e를 참조하여 설명하도록 한다.

먼저, 도·56를 참조하여, 게이트, 소오스 및 드레인으로 구성된 모스 트랜지스터(도시되지 않음) 및 그 밖의 최로 소자(도시되지 않음)이 형성된 반도체 기판(20) 상부에 등간 절면막(20)을 형성한다. 이때, 응 간 절면막(20)은 평란화막을 포함함 수 있으며, 경우에 따라, 용간 절면막(20) 내부에 비트 라인(도시되 지 않음)이 매립되어 있음 수 있다. 이러한 용간 절면막(20)을 선택된 모스 트랜지스터의 소오스(도시되 지 않음)가 노출되도록 식각하여, 스토리지 노드 콘택용(51)을 형성한다. 이머서, 스토리지 노드 콘택용 (st)이 충분히 매립되도록, 총간 절면막(20) 상부에 도전충을 중착한다. 그후, 메일 방식으로 도전충을 총 간 절면막(22)이 노출되도록 제거하며, 스토리지 노드 콘택(24)을 형성한다.

다음, 도 55를 참조하여, 총간 절면막(22) 및 소토리지 노드 콘택(24) 상부에 희생막(25)을 증확한다. 이때, 희생막(25)은 일반적으로 배선 피치 또는 디자인 흡흡 감안하여진 소토리지 노드 전국의 높이에 성도의 두메로 중확한다. 이때, 희생막(25) 상부에는 식각 저지막(도시되지 않음)이 형성될 수도 있다. 이때, 식각 저지막이 형성되는 경우, 희생막(25)과 석각 저지막을 한한 두께가 정하여진 스토리지 노드 전국의 높이(H)가 된다. 이율리, 희생막(25)은 이후 스토리지 노드 전국을 구성하는 물질과 식각 선택비가 우수한 물질로 사용되고, 별도의 식각 저지막이 사용되지 않는 경무, 연마 선택비 또한 우수한 물질로 형성되어야 한다.

도 50을 참조하여, 스토리지 노드 콘텍(24)의 소정 부분이 노출되도록, 회생막(25) 또는 식각 저지막을 소장 부분 패터님하여, 개구(0P)를 형성한다. 이때, 인접하는 개구(0P) 사이의 거리는 크로스링크가 발생 되지 않는 최소 가리(N)보다 제 1 길이(X)만큼 작음이 바람직하다.

도 50에 도시된 바와 같이, 개구(OP)가 형성된 희생막(25) 표면에 스토리지 노드 전국용 도전총(360)을 소쟁 두메로 즉착한다. 이때, 도전총(260)은 개구(OP)를 매립하지 않으면서, 개구(OP)의 표면를 따라 때 복릴 수 있을 정도의 두메로 중착된다. 도전총(260) 상부에 노드 분리용 절연막(도시되지 않음)을 중착한 다음, 스토리지 노드 전국용 도전총(260) 및 노드 분리용 절연막(도시되지 않음)을 희생막(25) 또는 식각 저지막(도시되지 않음)이 노출림 때까지 CMP한다.

그후, 도 56에 도사된 바와 같이, 노드 분리용 절연막을 공지의 방식으로 재거한다음, 도전총(260)을 제 1 길이(X)의 2분의 1만큼 즉, 제 2 길이(X/2)의 식각하여, 스토리지 노드 전극(26)를 형성한다. 다음, 회 생막(25)을 공지의 습식 식각 방식으로 제거한다. 이에따라, 제 2 길이(X/2)만큼 높이가 감소된 콘케이브 형태의 스토리지 노드 전극(26)이 완성된다.

이러한 본 실시에에 의하면, 인접하는 스토리지 노드 전국의 간격을 크로스링크가 발생되지 않는 최소 가리보다 소정 같이 만큼 더 감소시킨다음, 더 감소된 거리의 2분의 1만큼 스토리지 노드 전국의 높이를 감소시킨다. 그러면, 성찰적인 스토리지 노드 전국 사이의 간격은 크로스림크가 발생되지 않는 최소 거리 정도를 유지하게 된다. 이에따라, 스토리지 전국 사이의 간격을 감소시키면서도, 크로스링크가 발생되지 않는다. 마음러, 스토리지 전국의 직경이 중대되어, 표면적이 증대를 뿐만 아니라, 스토리지 노드 전국의 높이가 감소되어, 이스펙트비가 크게 감소된다.

(실시여 2)

청부한 도면 도 6은 본 발명의 실시에 2을 설명하기 위한 반도체 제모리 소지의 단면도이고, 도 7a 내지도 7d는 본 발명의 실시에 2에 따른 반도체 메모리 소지의 제조방법을 설명하기 위한 각 공정별 단면도이다. 또한, 도 6a는 희생막의 클라즈마 중착 파워에 대한 희생막의 습식 식각증증 나타낸 그래프이고, 도 7b는 희생막의 중착 온도에 대한 희생막의 습식 식각증증 나타낸 그래프이고, 도 7b는 희생막의 중착 온도에 대한 희생막의 습식 식각증이는 심단(지) 가스에 대한 집산(N,0) 가스의 비율에 대한 희생막의 습삭 식각증이 나타낸 그래프이다. 도 8d는 희생막을 구성하는 반도체 장비의 사위 해도와 기관한의 거리에 따른 희생막의 습식 식각증을 나타낸 그래프이다. 도 8d는 희생막의 중착 압력에 대한 희생막의 습식 식각증을 나타낸 그래프이다.

마율리, 본 실시에에서는 상술한 실시에 1과 동일한 부분에 대하여는 동일한 설명을 배제하도록 한다.

먼저, 도 6을 참조하여, 본 실시에의 스토리지 노드 전국(30)은 상승한 설시에 1과 같이, 인접하는 스토리지 노드 전국(30)과의 거리는 크로스링크를 유합하지 않는 최소 거리(N)보다 제 1 길이(X) 만큼 즐게 형성하면서, 그 높이는 정하여진 높이(H)보다 제 1 길이(X)의 2분의 1만큼 오시기 제 2 길이(X/2)만큼 낮게 형성하다. 마울러, 본 실시에의 스토리지 노드 전국(26)은 상승한 실시에 1보다 안정한 구소를 갖도록 콘케이브 형태를 갖으면서, 상부로 갈수록 점점 작경이 커지는 역 원뿔대(inversed-truncated cone) 형상을 갖는다. 이때, 민접하는 스토리지 노드 전국(30) 사이의 최단 거리가 크로스링크를 유합하지 않는 경소 거리(N)보다 제 1 길이(X)만큼 중도록 형성한다.

미와같이 스토리지 노트 전국(30)을 형성하면, 상술한 설시에 1과 마찬가지로, 높이를 제 2°길이 만큼 감소시키므로써, 인접하는 스토리지 노트 전국(30)간의 간격을 감소시키더라도 크로스링크와 같은 문제점이 발생되지 않는다. 더욱이, 스토리지 노트 전국(30) 사이의 간격의 감소됨에 따라, 스토리지 노트 전국(30)의 면적은 오히려 증대되어, 대용량 캐패시턴스를 확보할 수 있을 뿐 아니라, 스토리지 노트 전국(30)의 단차 또한 감소된다.

이울러, 본 실시에에서는 스토리지 노드 전국(30)이 약 원뿔대 형태로 형성됨에 따라, 구조적으로 불안정 한 문제를 해결할 수 있고, 축속의 유전체막 및 플레이트 전국의 형성이 용이해진다.

'이러한 본 '십시예의 스토리지 '도드 전국을 갖는 반도체 메모리 초자의 제초방법을 도 7a 내지 도 7d을 참' 조하며 자세히 성명하도록 한다.

으선, 도 7a에 도시된 비와 같이, 스토리지 노드 콘택(24)이 형성된 총간 접연막(22) 상부에 제 1회생막 (250a)과 제 2 회생막(250b)을 순차적으로 증축한다. 여기서, 제 2 회생막(250b)은 제 1 회생막(250b)보 다 습식 식각 선택비가 높은 물질로 형성한다. 이때, 제 1 및 제 2 회생막(250b,250b)의 습식 식각비는 증학 파워power), 증착 온도, 중착 가스 비율 및 중착 압력등에 의하여 조절이 가능하다.

즉, 도 8d와 같이, 제 1 회생막(250a)은 예를들어 중착 클라즈마 파워(♥)를250째 내지 300ण를 가하면서 중 착하고, 제 2 회생막(250b)은 예를들어, 중착 클라즈마 파워(♥)를 100% 내지 150% 정도 가하면서 중국한 다. 그러면, 미후 습식 식각 공정시, 동말한 습식 식각 용액에 대하여, 제 1 희생막(250a)은 2300 Å/min 미하의 습식 식각률로 식각되는 반면, 제 2 희생막(250b)은 약 3000 Å/min 미상의 습식 식각률로 식각될 것이다.

또한, 도 86에 도시된 비와 같이, 제 1 희생막(250a)을 400°C 내지 450°C의 온도에서 중축하고, 제 2 희생막(250b)을 270°C 내지 300°C의 온도에서 중축하여도, 제 1 희생막(250b)과 제 2 희생막(250b)간의 습식 식각 선택비가 현저해진다.

도 8c에서와 같이, 제 1 회생막(250a)의 중착시, 실란 가스에 대한 끝산 가스의 비율을 0.02% 내지 0.03% 정도로 조절하며 중착하고, 제 2 희생막(250b)은 실란 가스에 대한 끝산 가스의 비율을 0.05% 내지 0.06% 정도로 조절하며 중착하며도, 제 1 회생막(250b)과 제 2 희생막(250b)간의 습식 식각 선택비가 현저해진 다.

도 8d에서와 같이, 제 1 회생막(250a)의 중착자, 반도체 증착 장비에서 중착 가스가 분출되는 사외 해도 (도시되지 않음)와 반도체 기판 사이의 거리를 200 내지 250 mils로 조절하여 중착하고, 제 2 회생막 (250b)은 사의 해드와 반도체 기판 사이의 거리를 400 내지 450mils 정도로 조절하여 중착한다. 미외같이 중착하며도, 제 1 회생막(250a)과 제 2 회생막(250b)간의 습식 식각 선택비가 현저해진다.

또한, 도 86에 도시된 바와 말이, 제 1 회생막(250a)를 1 Torr 내지 1.5 Torr의 압력에서 중착하고, 제 2 회생막(250b)을 3 Torr 내지 5 Torr의 압력에서 중착한다. 이렇게 중착하며 제 1 회생막(250a)과 제 2 회생막(250b)간의 습식 석각 선택비가 현저해진다.

이때, 각 희생막(250a, 250b)은 일반적으로 배선 피치 또는 디자인 물을 감안하여, 정하여진 스토리지 노 는 전국의 높이(H) 정도의 두메가 되도록 중축한다. 이때, 도면에는 도시되지 않았지만, 제 2 희생막 (250b) 상부에는 식각 저지막(도시되지 않음)이 형성될 수도 있다. 이러한 경우, 각 희생막(250a, 250b) 및 식각 지지막을 한한 두메가 정하여진 스토리지 노드 전국의 높이(H) 정도가 된다. 이울러, 각 희생막 (250a, 250b)은 스토리지 노드 전국을 구성하는 품집과 식각 선택내가 우수한 물질로 사용되고, 별도의 식 각 저지막이 사용되지 않는 경우, 연마 선택비 또한 우수한 물질이 사용팀이 바람직하다.

계속해서 도 7a를 참조하며, 스토리지 노드 콘택(24)의 소정 부분이 노출되도록, 제 1 및 제 2 희생막(250a,250b) 또는 식각 저지막이 형성되는 경우, 제 1, 제 2 희생막(250a,250b) 또는 식각 저지막이 형성되는 경우, 제 1, 제 2 희생막(250a,250b) 및 식각 저지막을 소정부분 패터님하여, 개구(마)를 형성한다. 이때, 인접하는 개구(마) 사이의 거리는 이후의 추가적인 습식식자을 고려하며, 크로스링크가 발생되지 않는 최소 가리(씨)에서 제 1 길이(X)만큼을 뻔 값 보다 약간 크게 설정된다. 이에(따라, 개구(마)를 형성하기 위한 포토리소그라피 공정이 상습한 실시에 1보다 용이해진다. 아울러, 개구(마)를 형성하기 위한 제 1 및 제 2 회생막(250a,250b)의 식각은 비동방성 식각 방식으로 진행된다.

그 다음, 도 76에 도시된 바와 많이, 개구(OP)의 형태가 역 원뿔대 즉, 개구의 촉박이 슬로프(slope)를 가지도록, 제 1 및 제 2 회생막(250a,250b)을 습식 식각한다. 이때, 제 1 회생막(250a)에 비하여, 제 2 회생막(250b)이 습식 식각물이 더 높으므로, 상부로 항할수록 개구(OP)의 직경이 더 커진다. 이러한 습식 식각 공정은 인접하는 스토리자 노드 진국간의 간격이 크로스링크가 발생되지 않을 최소 거리에서 제 1 링이(X)를 뺀 정도의 값이 될 때까지 진행한다.

다음, 도 76배 도시된 바와 말이, 축벽이 슬로프를 갖는 개구(0P)가 형성된 회생막(250) 상부에 스토리지 노드 전극용 도전층(300)을 중착한다음, 도전총(300) 상부에 노드 분리용 절연막(32)을 중착한다. 그후, 노드 분리용 절연막(32) 및 도전총(300)을 제 2 회생막(250b) 또는 식각 저지막이 형성되는 경우, 식각 저지막이 노출되도록 대한다.

이어서, 도 7년을 참조하며, 노드 분리용 철연막(32)을 공지의 제거 방식에 따라 제거한다음, 도전총(30 이의 높이를 제 2 길이(X/2)만큼씩 식각하여, 스토리지 노드 전극(30)을 형성한다.

이와같이, 본 실시예의 스토리지 노드 전국은 개구를 형성하기 위한 포토리소그라피 공정이 음이하므로, 공정상 안장하다. 아옵러, 스토리지 노드 전국이 상부로 감수록 직경이 점점 증대되는 역 원뿔대 형상으로 형성되므로, 보다 안정하게 스토리지 노드 전국을 형성함 수 있다.

监督의 克斯

미상에서 자세히 설명한 바와 같이, 본 발명의 실시에 1에 의하면, 인접하는 스토리지 노드 전국의 간격

曼2002-0090452

을 크로스링크가 밥생되지 않는 최소 거리보다 소정 길이 만큼 더 감소시킨다음, 더 감소된 거리의 2분의 1만큼 스토리지 노드 전국의 높이를 감소시킨다. 그러면, 실질적인 스토리지 노드 전국 사이의 간격은 크 로스링크가 발생되지 않는 최소 거리 정도를 유지하게 된다. 이에따라, 스토리지 전국 사이의 간격을 감 소시키면서도, 크로스링크가 발생되지 않는다. 아플러, 스토리지 전국의 직경이 증대되어, 표면적이 중대 뭘 뿐만 아니라, 스토리지 노드 전국의 높이가 감소되어, 어스펙트비가 크게 감소된다.

또한, 본 발명의 실시여 2에 의하면, 스토리지 노드 전국의 직경이 상부로 감수를 점점 날머지도록 스토 리지 노드 전국을 형성한다. 이에따라, 스토리지 노드 전국이 보다 안정적으로 형성된다.

기타, 본 발명의 요지를 벗어나지 않는 범위에서 다양하게 변경실시할 수 있다.

(57) 경구의 범위

청구한 1

도전 영역을 갖는 반도체 기관;

상기 반도체 기판 상부에 형성되며, 상기 반도체 기판의 도전 영역과 콘택되는 수개의 스토리지 노트 콘 백용 갖는 총간 절연막

상기 스토리지 노트 콘택과 각각 콘택되면서, 총간 절면막 상부에 형성되는 콘케이브 형태의 스토리지 노 드 전국을 포함하며,

상기 인접하는 스토리지 노드 전국의 간격은, 크로스링크를 유발하지 않는 최소 거리(N)에서 제 1 길이(X)쿸 뺀 정도의 간격을 유지하고,

상기 각각의 스토리지 노드 전국의 높이는, 정하여진 높이보다 제 1 길이를 2분한 값 정도 낮춘 것을 툭 장으로 하는 반도체 메모리 소자.

청구함 2

도전 영역을 갖는 반도체 기판를

상기 반도체 기판 상부에 형성되며, 상거 반도체 기판의 도전 영역과 콘택되는 수개의 스토리지 노드 콘 택율 갖는 총간 절면막;

상기 스토리지 노드 콘테과 각각 콘테되면서, 총간 절면막 상부에 형성되는 콘케이브 형태의 스토리지 노 드 전국을 포함하며,

상기 스토리지 노드 전국은 상부로 앞수록, 그 직경이 점점 증대되는 역 원뿔대 행상을 갖고,

상기 인접하는 소토리지 노트 전국의 최단 간격은, 크로스림크를 유발하지 않는 최소 거리(N)에서 제 1 킬미(X)를 뺀 정도의 간격을 유지하고,

상기 각각의 스토리지 노트 전국의 높이는, 정하여진 높이보다 제 1 김미종 2분한 값 정도 낮춘 것을 특징으로 하는 반도체 메모리 소자.

경구함 3

반도체 기판상에 스토리지 노도 콘택을 갖는 총간 절면막을 형성하는 단계;

상기 충간 접면막 상부에 희생막을 형성하는 단계:

상기 스토리지 노드 콘택이 노출되도록 희생막을 삭각하며, 제구를 형성하는 단계:

상기 개구 내부 및 회생막 표면에 도전송을 형성하는 단계;

상기 도전총을 회생막 표면이 노출되도록 화학적 기계적 연미하는 단계;

상기 도전층을 소정 김미만큼 식각하여 스토리지 노드 전국을 형성하는 단계를 포함하며,

상기 개구를 형성하는 단계에서, 개구 사이의 간격은 스토라지 노드 전국 사이에 크로스링크가 밤생되지 않는 최소 거리에서 제 1 길이(X)만큼 뺀 정도의 간격을 유지하고,

상기 도전용을 소정 길이만큼 식각하는 단계에서, 도전용을 제 1 闰이를 2분한 값 정도 만큼 식각하는 것 을 목장으로 하는 반도체 메모리 소자의 제조방법.

청구함 4

반도체 기판상에 스토리자 노드 콘택을 갖는 총관 철연막을 형성하는 단계;

상기 총간 절면막 상부에 습식 식각률이 상이한 제 1 및 제 2 희생막을 순차적으로 형성하는 단계;

상기 스토리자 모드 콘텍이 노출되도록 제 1 및 제 2 회생막을 비통방성 심격하며, 제 1 개구를 형성하는 단계:

상기 제 1 및 제 2 회생의을 습식 식각하여, 상부로 감수록 직경이 넓어지는 제 2 개구를 형성하는 단계;

상기 제 2 개구 내부 및 희생막 표면에 도전총을 형성하는 단계:

상기 도전층을 회생막 표면이 노출되도록 화학적 기계적 연미하는 단계:

상기 도전총을 소정 길이만큼 식각하여 스토리지 노드 전국을 형성하는 단계를 포함하며,

목 2002-0090452

상기 제 2 개구간의 최단 간격은, 스토리지 노드 전국 사이에 크로스링크가 발생되지 않는 최소 거리에서 제 1 일이(X)만큼 뺀 정도의 간격을 유지하고,

상기 도전용을 소정 릴미만큼 식각하는 단계에서, 도전용을 제 1 릴미를 2분한 값 정도 만쯤 식각하는 것 을 특징으로 하는 반도체 매모리 소자의 제조방법,

참구함 5

제 4 항에 있어서, 상기 제 2 희생막은 상기 제 1 희생막에 비하여 습식 식각 선택비가 우수한 것을 특징으로 하는 반도체 메모리 소지의 제조방법.

정구한 G

제 5 항에 있어서, 상기 제 1 회생막은 클라즈마 중착 파워클 250W 내지 300W를 가하면서 중착하고, 상기 제 2 회생막은 플라즈마 중착 파워클 100W 내지 150W로 가하면서 중착하는 것을 특징으로 하는 반도체 메 모리 소자의 제조방법.

원구한 7.

제 5 할에 있어서, 상기 제 1 회생막은 400°c 배지 450°c의 온도에서 중착하고, 상기 제 2 회생막은 270°c 내지 300°c의 온도에서 중착하는 것을 특징으로 하는 반도체 메모리 초자의 제조방법,

성구함 8

제 5 황에 있어서, 상기 제 1 희생막은 실란 가스에 대한 끝산 가스의 비율을 0.02% 내지 0.03%로 조절하여 즐겁하고, 제 2 희생막은 실란 가스에 대한 끝산 가스의 비율을 0.05% 내지 0.06%로 조절하여 증억하는 것을 특징으로 하는 반도체 메모리 소지의 제조방법.

청구한 9


재 5 항에 있어서, 상기 제 1 회생막은 증학 장비의 샤워 해드와 기판의 거리를 220 내지 250 mils로 조절하여 중축하고, 제 2 회생막은 샤워 해드와 기판간의 거리를 400 내지 450 mils로 조절하여 중축하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.

월구함 10


제 5 항에 있어서, 상기 제 1 회생막은 1 내지 1.5 Torr의 압력에서 중착하고, 제 2 회생막은 3 내지 5 Torr 이상의 압력에서 중착하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.


互图


车嗖1



5 2002-0090452









특2002-0090452






*도범5*0



⊊‼5b




16-9


MARGER JOHNSON

号2002-0090452


⊑₽5₀




5.045d




₹2002-0090452






목 2002-0090452






<u> 5875</u>




■ 2002-0090452







<u>도면</u>7d




卓2002-0090452






學2002-0090452






<u> SPIBA</u>



육 2002-0090452



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:	
☐ BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☐ FADED TEXT OR DRAWING	
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	

IMAGES ARE BEST AVAILABLE COPY.

OTHER: __

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.